EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

61276425

PUBLICATION DATE

06-12-86

APPLICATION DATE

31-05-85

APPLICATION NUMBER

60116450

APPLICANT: HITACHI HARAMACHI

SEMICONDUCTOR LTD;

INVENTOR:


TOMITA SHIGEO;

INT.CL.

H03K 17/687 H03K 17/04

TITLE

SWITCHING CIRCUIT



ABSTRACT:

PURPOSE: To decrease the switching time of a MOS transistor (TR), to prevent malfunction and to improve the response by connecting a capacitive element between a drain of a MOS TR and a base of a bipolar TR.

CONSTITUTION: A resistor 102 is connected between a gate G and a source S of an n-channel MOS TR nMOS 101, and a collector and an emitter of a bipolar TR 105 are connected to the gate G and the source S of the nMOS 101 respectively. A resistor 106 is connected between the base and the emitter of the TR 105 and a collector of a bipolar TR 105 is connected to the base. Further, the emitter of the TR 103 is connected to a drain D of the nMOS 101, and a diode 104 whose base is connected to the anode is connected between the base and emitter of the TR 103. Thus, the voltage between the gate and source is brought into a voltage below the gate threshold voltage rapidly by giving a voltage change to the drain of the nMOS 101 to ensure the high speed response of the nMOS 101 without malfunction.

COPYRIGHT: (C)1986, JPO& Japio

庁内整理番号

磁公開 昭和61年(1986)12月6日

H 03 K 17/687

17/04

7105-5J 7105-5J

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 スイツチング回路

> **②特** 願 昭60-116450

❷出 頭 昭60(1985)5月31日

砂発 明 者 Ш 茂 日立市弁天町3丁目10番2号 日立原町電子工業株式会社

勿発 明 苅 者

忠 昭

日立市幸町3丁目1番1号 株式会社日立製作所日立工場

内

何発 明 者 Ħ 志

辰 男 日立市幸町3丁目1番1号 株式会社日立製作所日立工場

株式会社日立製作所 ①出 願 人

東京都千代田区神田駿河台4丁目6番地 日立市弁天町3丁目10番2号

願人 日立原町電子工業株式

会社

弁理士 小川 勝男

外2名

30代 理 人 最終頁に続く

仍出

発明の名称 スイッチング回路

特許請求の範囲

1. MOSトランジスタのソース・ゲート間に抵 抗器とパイポーラトランジスタが接続され、上記 MO8トランジスタのドレインと上記パイポーラ トランジスタのペース間に容量性素子が接続され ていることを特徴とするスイッチング回路。

発明の詳細な説明

[発明の利用分野]

本発明はスイッチング回路に係り、特に高圧 MOSトランジスタを用いたスイツチング回路に 関する。

〔禁明の背景〕

従来のMOSトランジスタを用いたスイッチン グ回路としては、MOSトランジスタのゲートと ソース間に抵抗器やコンデンサを並列接続をして ゲート電圧を安定化する方式が用いられる。しか し、この方式では、スイッテング時間が長くたる ことや、オフ期間においてのドレイン。ソース間 電圧変化時に、オンしてしまり等の問題があつた。 なお、との種の回路として詳しく述べてある特 許の例として、米国特許第4170740号がある。 (発明の目的)

本発明の目的はMOSトランジスタのスイッチ ング時間を短縮し、かつ、誤動作がなく、応答性 の良好なスイッチング回路を提供することにある。 [発明の概要]

MOSトランジスタのスイツチング回路におい てはゲート、ソース間似圧印加を停止することに よりターンオフしてゆく。本発明者等は、ターン オフ時のドレイン電圧変化に伴ない、MOSトラ ンジスタに存在するゲート。ドレイン間寄生容量 を介して電流が流れゲート電位をMOSトランジ スタのしきい値電圧(以下Vemという)以上とし てしまい、メーンオフ時間を長くしていることを 実験により確認した。との結果に基づいた本発明 の特徴はドレイン電圧の変化を容量性素子で検出 して、ゲート、ソース間を短絡するとどにある。

[発明の実施例]

以下、第1図により本発明の一実施例を説明する。

n チャネル形 M O S トランジスタ (以下n M O S という) 101のゲート G とソース 8 間に抵抗器 102が接続され、パイポーラトランジスタ105のコレクタ及びエミツタが各々 n M O S 101のゲート G とソース 8 に接続され、前配トランジスタ 105のベースとエミツタ間には抵抗器 106が接続され、前配ペースには、パイポーラトランジスタ 103のコレクタが接続されている。又、前記 n M O S 101のドレイン D に前配トランジスタ 103のエミツタが接続され、前配トランジスタ 103のペースとエミツタ間には、ペースをアノードと接続したダイオード 104が接続されている。

端子109を正としたゲート電圧が端子109と端子110間に加えられると、nMOS101はオンし、端子107を正としたドレイン電圧が、端子107と端子108間に印加されていれば、端子107から端子108の方向へドレイン電流が

した nMOS101がターンオフ時にドレイン電圧 Vosの上昇により再びオンすることを防止する。

また前述した nMOS101のゲート、ソース間寄生容量 Cosの存在により、nMOS101 のターンオフ時間 torr は、抵抗器 1 0 2 の抵抗値 Ros との間に次の様な関係がある。

t. r = 3 × Cos × Ros(1)

これは、nMOS101のゲート。ソース開寄生容量 Casの電圧が、抵抗器 1 0 2 で放電し、Cosの電圧がのMOS101のゲートしきい値電圧 V₁ 以下となつて、nMOS101 がオフ状態と なるからである。

しかし、本央施例では、nMOS101のドレイン。 ソース間電圧 Vpsの立上り時にバイポーラトラン ジスタ105がオンするために、Cosの電圧の放 電時間が大幅に短縮され、nMOS101のターンオ フ時間 Lossが低波され、高速応答性が得られる。

たかnMOS101の基板Bが、ソースSに接続されているが、基板Bの電位をソースSの電位以外 としたMOSトランジスタの使用法においても、 流れる。

次に、前述したゲート電圧を収りのぞくと、 nMOS101は、ターンオフ動作に入り、nMOS101 のゲートGとソースS間に存在する寄生容量Cos に蓄積された電荷は、抵抗器102により放電を 行ない始め、nMOS101のドレインDとソース8 間の電圧 vo a の上昇が開始される。これらのター ンオフ動作の開始に伴ない、 nMOS101のドレイ ンDとゲート G 間に存在する寄生容量 Coa を通し、 変位電流が流れ、 nMOS101のゲートGとソース S間の電圧を上昇させ、再び nMOS 101をオンセ しめようとする。しかしドレイン電圧 voeの上昇 に伴ない、トランジスタ103とダイオード104 で構成した回路により、この部分に存在する寄生 容量C」にも変位電流が流れ、この変位電流によ りトランジスタ 1 0 5 をオンさせ、nMOS101の ゲートGとソースS間を、トランジスタ105の コレクタエミッタ間飽和電圧Ver(sat) とする。 前述したVc:(sat)をnMOS101 のゲートし

関述したVc=(sat)をnMOS101 のゲートし きい値電圧V+=以下と設定することにより、前述

本実施例の動作は同様である。

本実施例によれば、抵抗器12の抵抗値を大き く選べるので、 n M O S のゲート入力電力を低減 できるという効果がある。

第2図は他の実施例を示しており、第1図と異 たるのは、2個の nMO8201及び202を、各々 のソースS及び、ゲートGを接続して構成した交 流スインチング回路化、本発明を実施した点であ り、パイポーラトランジスタ203とダイオード 204により構成された電圧変化検出回路が、 nMOS201のドレインDと、パイポーラトランジ スタ201のペースとの間に接続され、同様に、 パイポーラトランジスタ205とダイオード206 によつて構成された電圧変化検出回路が、nMOS202 のドレインDとパイポーラトランジスタ207の ベースに接続されている。抵抗器102,106 に相当するものとして209,208がトランジ スタ207に設けられている。ゲート信号は端子 212, 213間に与えられ、端子210,211 間の主回路をスイッチング制御する。

本実施例によれば、電圧変化の大きい交流電圧、 すなわち高周波交流回路にも利用できるので、使 用周波数を上げられるという効果がある。

第3図は、本発明の他の実施例を示したもので、 第1図と異なるのは、電圧変化を検出する回路を コンデンサ303で構成した点で、本実施例によれば、回路部品を低減できるといり効果がある。

第4図は、本発明の他の実施例を示したもので、 第1図と異なるのは、nチャネル形MOSトラン ジスタをpチャネル形MOSトランジスタ401 とし、トランジスタ103,105に代るものと して逆導電形のトランジスタのものを用いた点で あり、本実施例によれば、pチャネルMOSトランジスタにおいても、スインチング時間の改善が できるといり効果がある。

また、第3図のコンデンサ303はダイオード にかきかえてもよい。これはダイオードが逆パイ アスされてできる空芝層にかける接合容量で代用 させることができるからである。

[発明の効果]

本発明によれば、MOSトランジスタのドレイン電圧変化によりゲートとソースを急峻に、ゲートしきい値電圧 Vra以下とできるので、MOSトランジスタの高速応答性を誤動作を生じないで確保できるという効果がある。


図面の簡単な説明


第1図は、本発明の一実施例を説明する回路図、 第2図は、本発明の他の実施例を説明する回路図、 第3図は、本発明の他の実施例を説明する回路図、 第4図は、本発明の他の実施例を説明する回路図 である。


101…nチャネル形MOSトランジスタ、103. 105…パイポーラトランジスタ、104…ダイオード、102,106…抵抗器。


代理人 弁理士 小川勝男











第1頁の続き ⑫発 明 者 富 田 磁 男 日立市幸町3丁目1番1号 株式会社日立製作所日立工場 内